Pag-minimize ng mga kumbinasyon na circuit, mga mapa ng Carnot, synthesis ng circuit

Sa praktikal na gawaing pang-inhinyero, ang lohikal na synthesis ay nauunawaan bilang ang proseso ng pagbuo ng mga eigenfunction ng isang may hangganang automat na tumatakbo ayon sa isang ibinigay na algorithm. Bilang resulta ng gawaing ito, dapat makuha ang mga algebraic expression para sa output at intermediate variable, batay sa kung aling mga circuit na naglalaman ng pinakamababang bilang ng mga elemento ay maaaring itayo. Bilang resulta ng synthesis, posibleng makakuha ng ilang katumbas na variant ng mga logical function na ang mga algebraic na expression ay sumusunod sa prinsipyo ng minimality ng mga elemento.

kanin. 1. Mapa ng Karnaugh

Ang proseso ng circuit synthesis ay pangunahing nabawasan sa pagbuo ng mga talahanayan ng katotohanan o mga mapa ng Carnot ayon sa mga ibinigay na kondisyon para sa paglitaw at pagkawala ng mga signal ng output. Ang paraan ng pagtukoy ng isang lohikal na function gamit ang mga talahanayan ng katotohanan ay hindi maginhawa para sa isang malaking bilang ng mga variable. Mas madaling tukuyin ang mga function ng logic gamit ang mga mapa ng Carnot.

Ang isang Karnaugh map ay isang quadrilateral na nahahati sa elementarya na mga parisukat, na ang bawat isa ay tumutugma sa sarili nitong kumbinasyon ng mga halaga ng lahat ng input variable. Ang bilang ng mga cell ay katumbas ng bilang ng lahat ng hanay ng mga variable ng input — 2n, kung saan ang n ay ang bilang ng mga variable ng input.

Ang mga input ng variable na label ay nakasulat sa gilid at tuktok ng mapa, at ang mga variable na halaga ay isinusulat bilang isang row (o column) ng mga binary na numero sa itaas ng bawat column ng mapa (o sa gilid sa tapat ng bawat hilera ng mapa) at tumutukoy sa kabuuan hilera o hanay (tingnan ang Larawan 1). Ang isang pagkakasunud-sunod ng mga binary na numero ay isinulat upang ang mga katabing halaga ay naiiba sa isang variable lamang.

Halimbawa, para sa isang variable - 0.1. Para sa dalawang variable — 00, 01, 11, 10. Para sa tatlong variable — 000, 001, 011, 010, 110, 111, 101, 100. Para sa apat na variable — 0000, 0001, 0011, 0110, 010, 01 0100, 1100, 1101, 1111, 1110, 1010, 1011, 1001, 1000. Ang bawat parisukat ay naglalaman ng halaga ng output variable na tumutugma sa kumbinasyon ng mga input variable para sa cell na iyon.

Ang Karnaugh map ay maaaring itayo mula sa verbal na paglalarawan ng algorithm, mula sa graphical na diagram ng algorithm, pati na rin nang direkta mula sa mga lohikal na expression ng function. Sa kasong ito, ang isang ibinigay na lohikal na expression ay dapat na bawasan sa anyo ng SDNF (perpektong disjunctive normal na anyo), na nauunawaan bilang anyo ng isang lohikal na expression sa anyo ng isang disjunction ng elementarya na mga unyon na may kumpletong hanay ng mga variable ng input.

Ang lohikal na expression ay naglalaman ng mga unyon ng mga solong nasasakupan lamang, samakatuwid ang bawat hanay ng mga variable sa mga unyon ay dapat magtalaga ng isa sa kaukulang cell ng Carnot map at zero sa iba pang mga cell.

Bilang isang halimbawa ng combinational chain minimization at synthesis, isaalang-alang ang pagpapatakbo ng isang pinasimpleng sistema ng transportasyon. Sa fig. Ang 2 ay nagpapakita ng isang conveyor system na may isang hopper, na binubuo ng isang conveyor 1 na may isang slip sensor (DNM), isang feed container 4 na may isang top level sensor (LWD), isang gate 3 at isang reversing conveyor 2 na may mga sensor para sa pagkakaroon ng materyal sa sinturon (DNM1 at DNM2).

kanin. 2. Sistema ng transportasyon

Bumuo tayo ng structural formula para sa pag-on ng alarm relay kung sakaling:

1) slippage ng conveyor 1 (signal mula sa sensor ng BPS);

2) overflow ng storage tank 4 (signal mula sa DVU sensor);

3) kapag naka-on ang shutter, walang materyal sa reverse conveyor belt (walang signal mula sa mga sensor para sa pagkakaroon ng materyal (DNM1 at DNM2).

Lagyan natin ng mga letra ang mga elemento ng input variable:

• DNS signal — a1.

• TLD signal — a2.

• Signal ng switch ng limitasyon ng gate — a3.

• DNM1 signal — a4.

• DNM2 signal — a5.

Kaya mayroon kaming limang input variable at isang output function na R. Ang Carnot map ay magkakaroon ng 32 cells. Ang mga cell ay napuno batay sa mga kondisyon ng operating ng alarm relay. Ang mga cell na iyon kung saan ang mga halaga ng mga variable na a1 at a2 ayon sa kondisyon ay katumbas ng isa ay puno ng mga isa, dahil ang signal mula sa mga sensor na ito ay dapat na buhayin ang alarm relay. Ang mga yunit ay inilalagay din sa mga cell ayon sa ikatlong kondisyon, ibig sabihin. kapag bukas ang pinto, walang materyal sa reversing conveyor.

Upang mabawasan ang paggana alinsunod sa mga naunang nakasaad na mga katangian ng mga mapa ng Carnot, binabalangkas namin ang isang bilang ng mga yunit sa mga contour, na ayon sa kahulugan ay mga katabing cell. Sa contour na sumasaklaw sa pangalawa at pangatlong row ng mapa, lahat ng variable maliban sa a1 ay nagbabago ng kanilang mga halaga.Samakatuwid, ang function ng loop na ito ay bubuo ng isang variable a1 lamang.

Gayundin, ang pangalawang loop function na sumasaklaw sa ikatlo at ikaapat na hanay ay bubuuin lamang ng variable na a2. Ang ikatlong loop function na sumasaklaw sa huling column ng mapa ay bubuo ng mga variable na a3, a4, at a5 habang binabago ng mga variable na a1 at a2 sa loop na ito ang kanilang mga value. Kaya, ang mga pag-andar ng algebra ng lohika ng sistemang ito ay may sumusunod na anyo:

kanin. 3. Carnot map para sa transport scheme

Ipinapakita ng Figure 3 ang mga eskematiko para sa paglalapat ng FAL na ito upang i-relay ang mga elemento ng contact at sa mga elemento ng lohika.

kanin. 4. Schematic diagram ng kontrol ng alarma ng sistema ng transportasyon: a — relay - contact circuit; b - sa mga lohikal na elemento

Bilang karagdagan sa mapa ng Carnot, may iba pang mga pamamaraan para sa pagliit ng logic algebra function. Sa partikular, mayroong isang paraan upang direktang gawing simple ang analytical expression ng function na tinukoy sa SDNF.

Sa form na ito, mahahanap mo ang mga sangkap na naiiba sa halaga ng isang variable. Ang ganitong mga pares ng mga bahagi ay tinatawag ding katabi, at sa kanila ang pag-andar, tulad ng sa mapa ng Carnot, ay hindi nakasalalay sa variable na nagbabago ng halaga nito. Samakatuwid, ang paglalapat ng batas sa pag-paste, maaaring bawasan ng isang tao ang expression sa pamamagitan ng isang bono.

Matapos gawin ang gayong pagbabago sa lahat ng katabing pares, maaalis ng isa ang paulit-ulit na mga unyon sa pamamagitan ng paglalapat ng batas ng idempotency. Ang resultang expression ay tinatawag na shortened normal form (SNF), at ang mga compound na kasama sa SNF ay tinatawag na implicits. Kung ang paglalapat ng generalised sticking law ay katanggap-tanggap para sa isang function, kung gayon ang function ay magiging mas maliit pa.Matapos ang lahat ng pagbabago sa itaas, ang function ay tinatawag na dead end.

Synthesis ng logic block diagram

Sa pagsasanay sa engineering, upang mapabuti ang kagamitan, madalas na kinakailangan na lumipat mula sa mga scheme ng relay-contactor patungo sa mga contactless batay sa mga elemento ng logic, optocoupler at thyristors. Upang makagawa ng gayong paglipat, maaaring gamitin ang sumusunod na pamamaraan.

Matapos suriin ang relay-contactor circuit, ang lahat ng mga signal na tumatakbo dito ay nahahati sa input, output at intermediate at mga pagtatalaga ng titik ay ipinakilala para sa kanila. Kasama sa mga input signal ang mga signal para sa status ng mga limit switch at limit switch, control button, universal switch (cam controllers), sensor na kumokontrol sa mga teknikal na parameter, atbp.

Kinokontrol ng mga output signal ang mga executive element (magnetic starter, electromagnets, signaling device). Ang mga intermediate na signal ay nangyayari kapag ang mga intermediate na elemento ay pinaandar. Kabilang dito ang mga relay para sa iba't ibang layunin, halimbawa, mga time relay, machine shutdown relay, signal relay, operating mode selection relay, atbp. Ang mga contact ng mga relay na ito, bilang panuntunan, ay kasama sa mga circuit ng output o iba pang mga intermediate na elemento. Ang mga intermediate na signal ay nahahati sa mga di-feedback at feedback signal. Ang una ay may mga input variable lamang sa kanilang mga circuit, ang huli ay may mga signal ng input, intermediate at output variable.

Pagkatapos ay isinulat ang mga algebraic na expression ng mga lohikal na pag-andar para sa mga circuit ng lahat ng output at intermediate na elemento. Ito ang pinakamahalagang punto sa disenyo ng isang contactless na awtomatikong control system.Ang mga lohikal na algebra function ay pinagsama-sama para sa lahat ng mga relay, contactor, electromagnets, signaling device na kasama sa control circuit ng relay-contactor na bersyon.

Ang mga relay-contactor na aparato sa power circuit ng kagamitan (thermal relay, overload relay, circuit breaker, atbp.) ay hindi inilarawan sa mga lohikal na pag-andar, dahil ang mga elementong ito, alinsunod sa kanilang mga pag-andar, ay hindi maaaring palitan ng mga lohikal na elemento. Kung mayroong mga non-contact na bersyon ng mga elementong ito, maaari silang isama sa logic circuit para sa pagkontrol sa kanilang mga output signal, na dapat isaalang-alang ng control algorithm.

Ang mga istrukturang formula na nakuha sa mga normal na anyo ay maaaring gamitin upang makabuo ng isang structural diagram ng Boolean gate (AT, O, HINDI). Sa kasong ito, ang isa ay dapat magabayan ng prinsipyo ng isang minimum na mga elemento at mga kaso ng microcircuits ng mga elemento ng lohika. Upang gawin ito, kailangan mong pumili ng isang serye ng mga lohikal na elemento na maaari nitong ganap na mapagtanto ang hindi bababa sa lahat ng mga istrukturang pag-andar ng algebra ng lohika. Kadalasan ang lohika na "BAWAL", "IMPLIKASYON" ay angkop para sa mga layuning ito.

Kapag gumagawa ng mga logic device, kadalasan ay hindi sila gumagamit ng functionally complete system ng logic elements na gumaganap ng lahat ng basic logic operations. Sa pagsasagawa, upang mabawasan ang katawagan ng mga elemento, ginagamit ang isang sistema ng mga elemento na kinabibilangan lamang ng dalawang elemento na gumaganap ng mga operasyon AT-HINDI (Scheffer move) at OR-NOT (Pierce's arrow), o kahit isa lamang sa mga elementong ito. . Bilang karagdagan, ang bilang ng mga input ng mga elementong ito, bilang panuntunan, ay ipinahiwatig.Samakatuwid, ang mga tanong tungkol sa synthesis ng mga logic device sa isang naibigay na batayan ng mga elemento ng logic ay may malaking praktikal na kahalagahan.